微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 不小心将所有覆铜删掉后

不小心将所有覆铜删掉后

时间:10-02 整理:3721RD 点击:
不小心将所有覆铜删掉后,导致之前打的接到低上的过孔全都变成dummy net了,有没有办法可以批量修改这些过孔的网络接到地呢?

用skill

多谢回复,请问用SKILL具体如何操作

铺一块整地,然后update下,就自动变成地了。如果有非地的,也跟着变了^^

找个之前的版本把删了的铜皮导进来,导的时候勾选带铜皮网络,应该就直接连上了,省的再铺铜了。

謝謝學習了

楼上二种方法都可行

在动态铜皮情况下,可以在shape-globl dynamic shape parameters中的thermal relief connects栏中VIA设置选full contact并将下面的best contact勾选,然后aplly一下接触的dummy net VIA就会变成相应的网络。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top