微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求高手指导,导入网表,等长约束信息改变

求高手指导,导入网表,等长约束信息改变

时间:10-02 整理:3721RD 点击:
正常已经做等长的,都通过了,如下图:


重新导入网表后,等长不通过啦,发现分组的信号已经变了


感觉是Xnet连接顺序被改变了

估计是net名变了导致的。

导出网表时,该选项不要勾选。


奇怪!这个选项没有勾选,原理图有个错误提示,不知道跟这个关系大不
ERROR(ORCAP-17054): The value defined for Ratsnest Schedule on this net is incorrect.This property will not be updated. Use the Property Editor to define the RATSNEST_SCHEDULE property. VCC3V3:  SABRE LITE, 11 UART  (187.96, 139.70)
ERROR(ORCAP-17054): The value defined for Ratsnest Schedule on this net is incorrect.This property will not be updated. Use the Property Editor to define the RATSNEST_SCHEDULE property. GND:  SABRE LITE, 11 UART  (106.68, 83.82)
高速信号的约束规则检查

net一直没有更改,不知为啥

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top