微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于约束规则的管脚对的问题

关于约束规则的管脚对的问题

时间:10-02 整理:3721RD 点击:
最近用了一个原理图真的是问题多多,一堆网络添加成xnet,取消掉属性后又发现,有些网络里面有一个网络有管脚对,


现在不等长,我都怀疑是管脚对的问题
请教怎么取消这个管脚对?

dump所有已经分配的模型,去掉该Xnet

去掉5mil的等长规则

那怎么知道有没有等长呢?

好像知道什么情况了,谢谢杜老师

Analyze--Model Assignment     ok        yes         clear all model assignment

发错了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top