微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 原理图设置页面摆入导出网表出错

原理图设置页面摆入导出网表出错

时间:10-02 整理:3721RD 点击:

原理图设置页面摆入导出网表出错,请教大神是什么问题?



打开netlist.lst文件,看下错误出在哪里,再重新导入

把log文件的内容贴出来~`

是的  LOG有提示  在你的PCB同级目录下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top