微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求教,在绘制PCB时,晶振和功率电感的下面需要进行挖空处理吗?

求教,在绘制PCB时,晶振和功率电感的下面需要进行挖空处理吗?

时间:10-02 整理:3721RD 点击:
如题

对于高速信号这个是必须的,下面是不能走线的

有这样做过。

不能走线肯定是不能走的,挖空有必要吗,就是电感和晶振下的地和电源平面挖出一块区域不铺铜。

有理论依据吗,是不是对EMI好一点?

我也有这个疑问,说要挖空的原因是什么呢?

理论就是电磁场理论。这里主要考虑的是阻抗一致性

下面是不能走线的

肯定是不能走线的  除非特殊情况    因为会有干拢

需要掏空,参考层不能走线

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top