微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教走线问题,

请教走线问题,

时间:10-02 整理:3721RD 点击:
6层板,单面布局,双SODIMM,DDR 要走两层线?顶层走不了,只能走第3,4,底层,DDR 的两层线是走在3,4层,还是走在3层和底层?我看了好多板子,基本上是走在,3.4层?很少走在3层和底层?它们有什么区别和优劣.谢谢.

个人猜测:
内层因为空间包地,屏蔽效果更好,像DDR和RF都有的情况,RF就不容易被DDR信号干扰。
DDR如果走表层和内层,由于微带线和带状线速度不一样,等长会比较麻烦。

走三四层!内层和外层其信号传输的速率不一样的。且走内层能起到一定的防外界干扰的作用

底层,屏蔽效果是不好, 速率也不一样,但为什么不走3,5层, 而是两个走线层相邻呢?

六层板让2和5层是地的话,其余四层都可以有稳定的地作为参考层,如果走5层,背面就没有参考层了。
不过考虑叠层的话,我经常见到的六层板是两块芯板压合,2和3、4和5其实都离得比较远,反而3和4离得比较近,就不知道这种叠层下3和4走线会有多大的影响。

肯定不是很好, 第五层不错,可以走部分线,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top