allegro DDR等长绕线求助！
时间：10-02
整理：3721RD
点击：
DDR互联线连好后，怎样做DDR的等长绕线?约束管理器里要怎样设置，比如我现在所画的板子最长的线为1600mil，容差控制在100mil，要怎样设置?小弟卡在这里了
DDR2
你的过孔没打在两个颗粒中间,左边右边差距大,不好等可能,建议打漂亮,居中.等长参考http://www.eda365.com/forum.php? ... 4&highlight=T%B5%E3
如上面仁兄所说，布线再优化下吧
地址线居中打孔 不然两边等长都得让你好好绕
谢谢提醒，那两篇文档我都看了，感觉有点出入，还是不知道该怎样设置.我在约束管理器里找到最长的连线之后，该怎样设置，软件用的是16.6版本的。
嗯，谢谢提醒
谢谢，刚接触这个不久，我优化一下，请教一下，在约束管理器里找到最长的连线之后，该怎样设置?
还要将相同Pinpair的建成一个Match Group，然后对该Match Group设置误差值，基准线会自动选择。