微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.6中p/v错误怎么解决

allegro16.6中p/v错误怎么解决

时间:10-02 整理:3721RD 点击:
请问在对芯片加过孔事,出现P/v错误,好像是VIA离管脚近了,需要修改规则,怎么修改?


图片上传不了,上面那个是错的

物理约束里面有个pad via连接设置    改为all  allowed 即可

谢谢

已经解决了,改下约束规则就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top