微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro覆铜shape不覆盖Line布线

Allegro覆铜shape不覆盖Line布线

时间:10-02 整理:3721RD 点击:
怎么设置能让shape覆铜不覆盖同网络的线line

把同网络的DRC也打开试试

这个设置上貌似做不到,把走线周边铺铜挖空吧,修改shap毕竟是allegro用起来比较爽的功能

还有更简单的。

Edit---properties(option 面板选cline)---void_same_net(ture)

5楼正解

只想避让某一条相同网络的cline,其他相同网络的cline不避让能做到么

方法一样啊,你实际操作下,就知道了!

又学到一招

學習

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top