微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:via的soldermask_Top层与 Top布线层相连,可以吗?

求助:via的soldermask_Top层与 Top布线层相连,可以吗?

时间:10-02 整理:3721RD 点击:
via的soldermask_Top层与 Top布线层相连,
via的soldermask_Top层与viasoldermask_Top相连接了
上面的两种情况,在做出PCB板后,有问题没有?
如图。


图中绿色B为via的soldermask_Top层
红色为Etch的Top层,蓝色为Botton层。
A处相接了,两个焊盘会短路么?
C处相接了,焊盘与TXA_2的导线会非法相连么?


你阻焊开那么大干嘛

这个是默认的过孔。一般用哪个过孔?

那个是绿油啊,,没关系的不会短路

你这两个孔打这么近问题不在于会不会短路,而是两个不同网络的过孔孔壁小于20就容易发生离子迁移,那样就真的短路了

如果自动布线的话,有没有规则可以设置,避免这样的问题

你用allegro?当然是有规则可以控制它的,看一下hole to hole的设置


呃(⊙o⊙)…话说,你为什么要自动布线呢?
如果自动布线能把一块板子做好,那么中国这么多做layout的不是都要失业了?
allegro虽然强大,并不代表它什么都能做好的

via一般不要开solder了,我们一般还会做油墨塞孔。你这个solder层太大了。

新手问这个怎么设置啊。

pad designer打开这个via,只保留TOP,solder&paste都不要改为null

只保留begin layer&defult internal&end layer和Dill,其余全部删掉改成null

AB不会短路,AC有可能短路,但不是因为soldermask的原因,而是离走线近了做板时腐蚀不好。

这样容易短路吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top