微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于buldle规划验证的问题

关于buldle规划验证的问题

时间:10-02 整理:3721RD 点击:
背景如下,偶见allegro关于信号布线规划的功能,闲来无事遂下手尝试一下,先遇到问题如下,

我创建的bundle无法进行编辑,例如加过孔之类的操作,而且操作界面和网上的不太一样。网上的右键界面如下,


我的界面原来也是这样的,但是不知道做了什么操作之后,再也无法恢复到原来的状态,不知哪位大神遇到过这个问题,我该如何解决
[img]file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\1031507867\QQ\WinTemp\RichOle\{7()W)M32)L30[{HRH$%K09.jpg[/img]

不是有4中应用模式?你每个模式下重复试下应该可以重现的

记不准确了,不过应该是16.6的几号补丁开始修改了,这些内容在你当前右键菜单的flow edit里面全都有。

那几种模式我都尝试过,没有效果


这是所有的选项了,我也不知道咋回事,以前我这个可以操作的

我的补丁达到S048了,那个50的暂时没找到,而且据说有点问题,而且不仅是少了几个,也多了几个,感觉整体就不太一样

我已经解决了,软件的bug,过滤器不是实时的,必须重新切换模式

我已经解决了,软件的bug,过滤器不是实时的,必须重新切换模式

破解的软件是容易出莫名的问题,很多情况下,关掉后重新打开问题就解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top