微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro生成网表错误

allegro生成网表错误

时间:10-02 整理:3721RD 点击:
大师们,生成网表出现这样的错误是什么原因


只看出错误与U1有关!详细还要看Log!

是不是管脚名不能有 ‘ 字符啊


   用allegro.dll  导出网表应该跟这个无关

log里面都说了呀,U1的pin脚定义有问题,应该是管脚名用了不支持的字符

命名规则


是的,不支持特殊字符!

有特殊符号

学习了,谢谢分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top