微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > PCIE布线规则

PCIE布线规则

时间:10-02 整理:3721RD 点击:
最近在做IC的LOAD-BOARD设计,涉及到PCIE接口,长度有10000MIL左右,请问需要做弧形走线,内部做+/-5mil的要求就可以了么?
求教。

补充一下,是PCIE2.0

其实没有必要做弧形走线,+/-5mil完全足够;当然,要是你有时间,你也可以做弧形,也可以做等长到1mill

http://www.eda365.com/forum.php? ... 0696&pid=922934
谢谢菩提老树,请问PCIE差分PAIR是否不需要做等长,有没有长度的限制?这里我是按照走同层,差分对内5mil来做规则。TX部分使用0.1UF交流耦合电容。

通常情况下,PCIE routing是不要求对间等长的,但是也有特殊的平台需要,具体的参考下芯片要求。如果没有明说,那即默认不做;对于5mil的等长,也是没有问题的

长度有点太长了吧,10000mil...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top