微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 原理图中封装为何要隐藏VCC和GND?

原理图中封装为何要隐藏VCC和GND?

时间:10-02 整理:3721RD 点击:
新手,请教一下:在orcad系统自带的原理图库中,为何元器件的VCC和GND都是隐藏的?在用这些元件封装画图的时候如何将这些隐藏的引脚进行连接呢?


简单干净  这个觉得没必要深究

哈哈,确实干净。可是不知道怎么把这两个隐藏的脚连接上电源和地。
最后我将这两个脚显示出来,才连接上的。
估计有更简单的方法我不知道。

这种应该是自带NET的 不需要手动去接 除非和你net名不一样

这种管脚名就是NET名,比如GND的管脚,就直接默认为和GND的网络连接好了

这个是多原件封装,另外一部分应该有吧,如果没有就是隐藏了。电源是全局信号,默认同网络名就是连接的

谢谢,试了一下,将引脚名称改为了我原理图中的电源名称,成功连上了,哈哈~
这下明白了。

谢谢,终于明白了,修改了NET名,然后成功连上了。

谢谢了,终于理解了,修改net名后成功连上~

自己新建一个呗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top