微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 网表导入求解决

网表导入求解决

时间:10-02 整理:3721RD 点击:
[img]file:///C:\Users\van.fan\Documents\Tencent Files\2450838211\Image\Group\}$~L[{Z]0IGVQ))[_{JN_O8.png[/img]有遇到这样的问题的吗   allegro导网表进来的时候出现的   如何解决


你能把报的错全截下来吗

这个


你网表里面有cadence不认的非法字符

这个我也知道,后来我用一个空的PCB导入就没有问题了,之前是PCB更新网表导入时一直不成功。but,还是谢谢你哈

最近才发现是网表更改太多   内存不够崩溃的   方法是删掉一些  然后再导入网表  导入成功之后再重新place

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top