微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 高速差分信号的这种走法是什么意思?

高速差分信号的这种走法是什么意思?

时间:10-02 整理:3721RD 点击:
如图,只把BGA的PAD有挖空,但是差分线加粗分开走,且参考层没有挖空,这个是什么作用?



关注ing,不明觉厉~~

我大概能猜想作者的用途; 两个电阻式匹配电阻,阻止22om或者33om这个根据芯片手册定,电阻焊盘比较宽,所以为了保证电阻到bga管脚这段单端阻抗一致,走线基本按照电阻焊盘宽度来,同时为了满足差分线阻抗,两个线之间间距也被拉大,bga焊盘比走线宽,bga焊盘下挖空也是保持阻抗一致道理。我们之前也做过类似处理,但是本人不觉得这样处理会好,其实正常的走线处理就可以的

如果为了阻抗连续,直接挖掉PAD的焊盘就可以了啊

不过我觉得也有可能是你说的那个意思

是的,我们之前做pcie时候走的是弧线,焊盘下方直接挖掉了,也没做别的处理

优化阻抗的作用

主要是阻抗匹配

谢谢

阻抗匹配吧

这个受教啦

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top