微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence 原理图栅格设置问题

cadence 原理图栅格设置问题

时间:10-02 整理:3721RD 点击:
在cadence CIS 中画原理图,栅格不能随意设置大小么?在Design Template中更改Pin-to-Pin spacing 没有作用!,初学,勿笑


原理图格点是到这里设置:


谢谢

不错,学习了下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top