微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 大神们,请教cadence问题,求教,谢谢

大神们,请教cadence问题,求教,谢谢

时间:10-02 整理:3721RD 点击:
cadence电气规则检查中的错误,请问这是什么错误,如何修改啊,谢谢


这个DRC是指你设置的等长规则,目前还没有做到等长匹配,所以会报DRC


zhe yang a

按等长规则把线长控制好就能去掉这个DRC了。

按照你设置等长容差绕好线drc就会自动消失

按等长规则把线长控制好就能去掉这个DRC

碰到这种情况,你不知道那个DRC代表什么意义,可以用show element命令,在option里面只选择DRC那一项,然后选择你不认识的DRC,就会出来相应的规则设置信息,也就是一楼给你的那张图,这样就能看出来是那一项constraint设置里面的规则不满足

楼上各位说的都很正确,总结完毕,谢谢。

楼上的领导总结很到位,我佩服

授人以渔啊。

精辟

楼上正解

學習

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top