微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 通过Sigxplorer提取网络拓扑,建立ECSet等长约束报错

通过Sigxplorer提取网络拓扑,建立ECSet等长约束报错

时间:10-02 整理:3721RD 点击:
通过Sigxplorer提取网络拓扑,建立ECSet相对等长约束报错,可以选取一个节点,当选择另一个节点时报错如下:
*Error*ilGet String arg must be symbol or string-0.
更换一台PC,同样的工程,不出现报错,请问是什么为题。

看样子盗版软件的问题又出现了^_^

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top