微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 怎么去掉隐藏敷铜出现的虚线边框

怎么去掉隐藏敷铜出现的虚线边框

时间:10-02 整理:3721RD 点击:
最近因为要用cadence看图,发现图中有红绿和蓝绿的虚线,请问这是什么?应该怎么去掉?


勾选这个试试


这是铜皮的边界线

恩,按照你教的办法,勾选display_nohiltefont以后,问题解决了,非常感谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top