请教 Cadence如何导出FPGA的管脚定义？

需要导出FPGA各管脚在原理图中对应的网络名

补充：cadence16.5

capture里面可以选择器件，右键-export fpga来导出   PCB里面就要借助skill了 方便些，当然采用报告也可以，只不过需要处理下

好的，谢谢， 不过 在Cadence 16.5中，选中器件之后没有 export fpga ，

export fpga应该是针对原理图页或dsn的

report吧，excel稍微弄一下或者直接看也行。

没看明白  具体是做什么的

木明白呀！

report中选择net list，然后保存为excel格式，筛选出自己需要的东西就可以了，不知道这样说是否能明白，如果不明白，在上图加说明

谢谢，明白～