微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > orcad drc检查如下警告,网表倒不出来,求解

orcad drc检查如下警告,网表倒不出来,求解

时间:10-02 整理:3721RD 点击:
如题,不知道怎么解决,第一次用


還有其他訊息嗎?據我的認知,警告不會導致網表無法產生,要注意Error的部分

要看Error的部分,出现警告是提醒你确认,不影响输出网表。

楼上两位说的对~~

等待ERROR部分!

没有放页连接符吧

各位,问题已解决,1,有没有连接的分页,2,有net命名空格 3,有封装对应原理图少pin问题,晕,自己第一次用cadence软件,搞到我昨天晚上11点了,从下午5点,

佩服你的钻研精神,哈哈,自己琢磨出来

我打算找一份layout工作(Allegro)所以平时自己多发点时间

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top