微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分对怎么设置constraint?

差分对怎么设置constraint?

时间:10-02 整理:3721RD 点击:
在allegro中,怎样设置差分对在不同的层走不同的线宽和间距?
例如:
在top层走3mil和5.5mil gap,在layer3走4mil和7mil gap。

规则里面每一层都可以单独设置线宽线距的

没找到,请详细说明操作步骤,谢谢!

在physical里面设置  和electric里面差不多,自己试试,区别是可以分层设置

看到了,谢谢,稍后试试

在physical里面,把加号点开,可以对每一层单独设置的。

这个论坛真好,小编天天出来解答问题,给个赞!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top