微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教各位大侠,cadence HDL如何生成网表?

请教各位大侠,cadence HDL如何生成网表?

时间:10-02 整理:3721RD 点击:
cadence HDL如何生成网表?
怎样更新到PCB啊

在原理图中,file选项中export physical

楼上正确

那怎么调入啊,我们调网表一般就是第一方 第三方(TEL/TXT格式)啊
非常感谢!

直接调用第一方网表,就是那个file-import-logic,选择那个packaged文件夹

谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top