微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 静态铜皮避让问题

静态铜皮避让问题

时间:10-02 整理:3721RD 点击:
为什么我的静态铜皮,用void all命令避让的时候,其他都避让正确,可是过孔只避让了0mil,规则是设置的5mil,如果铺动态铜皮,过孔避让是正确的!还有为什么静态铜皮右键进入parameters/clearances里面没有关于孔避让间距的设置,以前用得版本都有!

所有孔都是这样么?还是只有个别的孔这样?看看这些孔上有没有添加特殊的属性

via在parameters/clearances里面对应的是pin,选择DRC Value,然后去约束里面设置吧。

没有添加特殊的属性

可以打包文件发来看看么

现在避让又可以了,不知道是不是软件问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top