微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR走线线序调整问题咨询

DDR走线线序调整问题咨询

时间:10-02 整理:3721RD 点击:
我们在layout DDR的时候为了走线更顺,会去调整数据线的线序。在这里需要注意些什么。是否只能在同一组里的8位数据信号之间才能互换?

所有我pin交换一定要看使用chip的datasheet,如果换pin,一定要喝电路设计工程师和软件工程师沟通,免得最后调试不通过

要注意有些数据线有特定的作用,不能随便换,具体看芯片要求吧。
一般是同组之间整组互换,例如0~7与8~15整组互换;
组内交叉互换,例如0~7中的data1与data2互换;
不可在组间交叉互换,例如0~7中的data1与8~15的data9是不能互换的。

顶,支持

非常感谢你的答复。受教了

学习了 现在正在做DDR的 ~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top