微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Capture网表输出报错

Capture网表输出报错

时间:10-02 整理:3721RD 点击:
绘制完原理图输出网表时报错,请问是什么问题呢?谢谢



原理元器件Pin number没有与PCB 封装pin number一致,导致软件无法识别

原理图符号Ep4c40F484c6x很多管脚有Pin Name但没有Pin Number,需编辑这个Part,加上Pin Number

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top