微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 下面这块露铜是啥原因,如何补上铜皮

下面这块露铜是啥原因,如何补上铜皮

时间:10-02 整理:3721RD 点击:
下面这块露铜是啥原因,如何补上铜皮,我在boudary里面看了,没有孤立铜皮删除。


馈电?

这不是孤立铜箔,是不是有Route KeepOut图形在这里,或者有Void挖开了。

重新画一块相同网络的铜皮,将空白区域覆盖上,再将两块铜皮合并

分析后有两种原因
1、内层有Route KeepOut,打开Route KeepOut看看是否可以删除。删除之后孔的地方会自动补上
2、第二种原因这有可能是一块静态铜皮,有可能是之前挖的忘了,只要用删除void的命令删除一下就好了。

keepout里面没删干净,已解决,呵呵

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top