微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教一下,Allegro中是否可以为过孔分配net

请教一下,Allegro中是否可以为过孔分配net

时间:10-02 整理:3721RD 点击:
在布线时,经常打过孔什,有时候为了方便就直接复制了,但是在铺好铜的情况下,如果过孔来自不同的网络是会产生DRC错误,比如如图所示我想复制带过孔的这一段差分线到其他地方(等长已经调好,由于模块完全相同,复制比较方便),差分线可以自动根据相连接的引脚改变net,而过孔却保留此处的net而产生DRC错误,所以想问下有没有什么好的解决办法。另外就是在打阵列过孔或者后期做修改时也会遇到,一般都得重新弄,比较麻烦。


http://www.eda365.com/eda365lib.php?vid=eda365skill
这个skill里就有change via net的功能

skill还没怎么接触过,我去试试,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top