微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 相同网络过孔之间的距离约束设置问题

相同网络过孔之间的距离约束设置问题

时间:10-02 整理:3721RD 点击:

使用过孔阵列时,会出现过孔与过孔重叠的情况,显然是因为DRC设置不正确;于是将两个相同网络的过孔挪在一块做测试,发现DRC未能报错(如图1)。已经尝试设置same net spacing constraint set 中过孔之间的距离(如图2)。
问:该如何设置约束条件使得这种情况报错?

图1


图2


Analysis Modes中的Same Net Spacing Modes里面的Vias勾选了吗?

dzkcool你好,谢谢你再次给我解答,我设置了一下analysis modes-Same Net Spacing Modes里面的Vias,可是还是没有报DRC错误,是因为设置没有更新到CM么?我查了一下还是没能搞懂这里的analysis modes的设置是什么意思,用来做什么的,该如何设置它?
图2 是我找到的论坛讨论,没看明白,标蓝的部分。

analysis modes 设置


图2


谢谢dzkcool,在你的提示下,找到答案了!谢谢撒


这里默认都是True的啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top