微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何让原理图中的管脚号码都隐藏不显示

如何让原理图中的管脚号码都隐藏不显示

时间:10-02 整理:3721RD 点击:
如图红色标示的部分,如何在原理图中操作,让其不显示


建库的时候就要设置隐藏属性

但是在原理图中,都显示出来了,如何在原理图中一次性的都隐藏起来?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top