微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 封装时placebound的画法

封装时placebound的画法

时间:10-02 整理:3721RD 点击:
新手做封装很不正规,有placebound的具体尺寸限制吗?另外画的时候用shape和rectangle,line命令画在package/place bound下有区别吗,感觉怪怪的,为什么一个placebound俩种方法都可以画出呢!

placebound是自动生成的吧

哦,好像我看有的板子自己画的,不过还是要多谢你了!

用PACKAGE wizard会自动画placebound,若不是通用封装,则需要自己全手动画封装,这时需要place bound,作用就是器件摆放时提供DRC,所以place bound大小,需要考虑实际硬件,还有摆放的时候我们在器件靠近程度时考虑也会考虑实际硬件,所以place bound并没有理论上的严格规定。用line和shape画的封装,经实验验证在16.5中是一样的效果。都是接触或在place bound 内都会报错。

place bound 就是自己画的啊,place bound应是shape所以不要用line去画,另外place bound的尺寸要比器件实际的尺寸大些,一般大个6~10mil就好了,可以先把器件的丝印框或assembly outline画出来,然后用Z-COPY命令

不要纠结于这种细节,知道怎么用更重要。PlaceBound可以反应零件的大小,一般是用来给Allegro检查零件间距用的,它还可以设置零件高度,对在有高度限制的区域布局十分有用。

学习

以前做复杂封装,都是先在autocad中画好,导入allegro 放上对应的焊盘。做到万无一失。

我不这样认真为的,只是你的封装的的焊盘位都是对的,你还得要看一下实际的元件为准,这个工程安装你也得考虑周全的,这个PCB板都只是一个形式的,你画成什么样不重要的,重要的是别人能很好的看懂的,很好的表现出每一个元件的特点就OK了。我的元件都是我自己画的,有时候看着库本与实际元件的大小有偏差的,为都只为得是方便实用才自己人做的。

新人得自己多画一下就好了啊!在与实际做出来的板子焊上元件后对比一下你就每次有收获有新的发现的。这样才叫学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top