微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 刚学Cadence 16.3

刚学Cadence 16.3

时间:10-02 整理:3721RD 点击:
画完原理图之后,创建网络表每次都是弹出这个,这个是什么意思,对创建网络表有影响吗?多谢!


一毫影响都木有

我去,发现很多layout的怎么英文都看不懂呢,呵呵,多努力吧!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top