微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 同网络属性铺铜覆盖问题

同网络属性铺铜覆盖问题

时间:10-02 整理:3721RD 点击:
请教一下各位,有没有好的办法可以避免同网络铺铜的时候一大块覆盖掉当中的一小块?比如说我先用一小块地给一个芯片铺铜,但是这一层大面积铺铜的时候会覆盖掉这一小块地。
各位有没有好的办法?

可改优先级,也可改成静态的。

Shape 优先级怎设定?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top