微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro中如何去除碎铜方法

allegro中如何去除碎铜方法

时间:10-02 整理:3721RD 点击:
  大家帮我看一下,这个碎铜是如何去除的这么好,是不是设置哪里了,请前辈们指点招

未去除碎铜前


未去除碎铜前


去除后


去除后


去除后


要养成良好习惯

给你个建议尽量少用动态铜皮

  您的意思是这个地方用的是静态铺铜皮吗?静态敷铜是不自动避让的呀,那样不更麻烦吗?

你使用熟练了静态铜皮一样好用

静态铜皮会有碎铜呀?

静态铜皮是不会有碎铜的,都是你自己铺的

tool->shape island 然后一个一个的删除

删除孤岛也会有碎铜呀 ?

你这个要在shape ->global Dynamic Parametre中的Void Controls中的 Suppress shapes less than 改大点才行

从这个表面来看 上图应该手工挖空的吧 去除碎铜时,不是改大shape与其他元件的间距吧?  非常感谢你的回复

低速无所谓噻

如果要该大SHAPE与元器件的间距,在contraint management中设置就可以

先把不要铺上铜皮的地方用anti etch的shape铺上  再去铺铜皮就能达到你想要的效果了

试过了,不行呀


上一篇:BGA格点设置
下一篇:关于skill的编写

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top