微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于高速信号走线跨分割

关于高速信号走线跨分割

时间:10-02 整理:3721RD 点击:
No traces should cross reference plane cuts within the DDR3 routing region.High-speed signal traces crossing reference plane cuts creat large return current paths which can lead to excessive crosstalk and EMI rediation.
对其中后半句不是很理解(说高速信号线跨分割会产生大量的回流路径,这些回流路径可以导致过量的串扰和EMI辐射。)
不知道有没有懂的人帮忙看看,简单讲讲具体的原理,谢谢!

没错,高速信号要保证信号线直接下边有信号返回路径,即完整参考平面,如果返回路径遇到槽孔隔断,将增大回流面积,增强辐射效应。


左边的图片很详细,右边的图片不太清楚,请问其纵坐标表示的是什么量?
谢谢!

说高速信号线跨分割会产生大量的回流路径
不是产生大量的   是大的回流路径

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top