微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro si仿真反射的时候,对叠层好像要求不是很高

allegro si仿真反射的时候,对叠层好像要求不是很高

时间:10-02 整理:3721RD 点击:
allegro si仿真反射的时候,对叠层好像要求不是很高啊,但实际中,叠层会影响到信号参考平面和完整回流,对此有疑问,大伙怎么看?

想了很久了,帖子请不要沉了

你不会是用的无损线仿真的吧?

顶上去

是用无损线哈,也用了微带线仿真,莫非微带线就表示有了回流的线?

Xeection 的 shield 不要勾選 , 否則是以理想的 Plane 來看待.

那设置好层叠之后提取模型应该才是对的。完全手动添加模型组成拓扑好像就不对了

手動添加是以假設的方式來模擬 , 您也必須實際的狀況來假設傳輸線模型.
不是隨便就可以用的.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top