微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.5关于shape的问题

16.5关于shape的问题

时间:10-02 整理:3721RD 点击:
用anti etch方式铺铜,有问题,查了下是跟我当时Split Plane--creat时,铜皮网络随便取名有关系的,后来铜皮重新定义了网络,但是始终找不到这几个网络的铜,update to smooth这个选项一直提示错误,出不了Gerber。我就把这些铜删了,用shape铺铜,还是一样的问题,我都没有找到那三块铜,提示的错误比较费解。三个坐标的位置都没有多余的铜的,谁遇到过这样的问题吗?

1


2


3


在颜色管理窗口中,将其它的全部关掉,只打开bound/POWER 这一项看看,然后删掉!

正解!删除了,多谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top