删除原理图元件后导入allegro出现警告，如何解决？

在allegro.cfg文件里面加一行  RELATIVE_PROPAGATION_DELAY=NO 再导出一次网表试试看

警告应该没什么关系啊

删除规则，然后运行Tools->Database check，然后再导入新的原理图试试

试过了，删除CM里的约束文件，运行Database Check,再导入网络表仍然是相同的警告，再打开cm里面的约束规则又回来了，我可以肯定在原理图里肯定是没有加约束的，难道大家没有碰到这个问题吗?

这个可能是你的没有删除完吧……怎么会又回来了呢……注意你的警告，指的是net properties，你可能给每个net加了约束条件，不行就用Edit->properties来编辑下，把net上面的properties删掉，然后DBcheck一下，再导入，应该就可以了

是你原理图中设置了某些规则和PCB对应不上造成的，切换到cadence-allegro过滤器，删除原理图的某些规则，或者更改capture.ini文件

多谢，用这个方法解决了！