微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Route Keepout 重叠报错

Route Keepout 重叠报错

时间:10-02 整理:3721RD 点击:


LISTING: 1 element(s)
           < DRC ERROR >
  Class:           DRC ERROR CLASS
  Subclass:        TOP
  Origin xy:       (5063.74 3886.39)
  Constraint:      Thru Pin to Route Keepout Spacing
  Constraint Set:  DEFAULT
  Constraint Type: NET SPACING CONSTRAINTS
  Constraint value: 0 MIL
  Actual value:     0 MIL

这个错误在哪里可以关掉它或者改掉它。

快看快看,又没救了.....

快点说出来。

display waive掉,,或者把route keepout干掉,或者不检查这项,在constraint model里,反正想干掉它办法挺多的,不过我没看到你想干啥

其实可以设置Shape属性去掉DRC显示

  在哪个东东里面

我也没找到呢,不应该没有吧?

不清楚啊,我记得我又一次也那些丝印重叠,把这个关掉不知道有没有用?

哈哈 强迫症患者   确定没问题的不管就行了撒    隐藏干什么  waived drc还可以接受  关掉drc肯定是不行的  严格来说 这可不是好习惯   个人感觉 这种错误还是保留着最好   很正常的

这是ROUTKEEPOUT和SHAPE重叠吗?最好是保留比较好

必须保留啊 但是我怎么样修改DRC不让他报错啊

為什麼要加ROUTING KEEPOUT,
如果是為了要閃線&SHAPE,本身有PAD就不需再加這個.
如果是為了零件安距問題就換到package keepout.
這樣就沒DRC

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top