微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.6的plan问题

allegro16.6的plan问题

时间:10-02 整理:3721RD 点击:
      装了allegro16.5之后发现visibility里多了一项plan      

,请问这个plan是指什么?有什么用?怎么在visibility面板里去掉plan,有时经常点错。谢谢大家。

等用到再说吧,不必什么都提前去研究,因为,有些东西,可能这辈子你都不会去用到它

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top