微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro中关于铺铜与边界问题

allegro中关于铺铜与边界问题

时间:10-02 整理:3721RD 点击:
求助大虾:
  我的板子在中间有一个开槽的outline,为什么在整板铺铜时,top可以自动避开中间的outline,即形成一个中心“空洞”,而其他层次不可以,直接就铺满铜皮?

打开 route keepout---- top,看是不是有东西,有的话 ,,,,你懂的......

route keepout里面你只设置了top层,把top层的Z-copy到All就好

多谢 kinglangji、zuoyy两位朋友。
   明白了,是有个route keepout 只铺设在了top层。

小编头像是威尔.史密斯 ?

眼神不错,对极啦

all 区域  什么的设置都要选这个

3Q,其实也看个人的设计习惯。前期养成好的设计习惯,大有裨益。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top