微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 很急的一个问题,求大神解决,谢谢

很急的一个问题,求大神解决,谢谢

时间:10-02 整理:3721RD 点击:
如图所示:


就是我想铺一整块地铜,可是为什么板框外还有铜呢?我设了Route Keepin_All,也是动态铜,请问在哪里设置板外就会没铜呢?谢谢

之前说过一次了


你第一次用ALLEGRO啊

没有啊,用了一段时间,只是突然遇到这个问题,不知道怎么弄

太谢谢你了,好了。

呵呵,我试了下好像还是会出去outling真奇怪,还是outling compose,然后zcopy吧,这样不会出去了,小编。

整体shape,有负片层的话,用edit\split plane直接铺好,其它层Z-copy就好,
局部shape不好画,或者没负片层的,可以把机构边平移出去,用shape\compose shape直接生成想要的shape,再平移回去

"整体shape,有负片层的话,用edit\split plane直接铺好,其它层Z-copy就好"
正片也可以上述那样做吧,我做FPC铺网格铜都是这样啊。还有就是用Z-copy铜那种,会不会有点麻烦啊

感觉还是没那种直接铺快吧,有点麻烦,不过还是挺好的。

试了下确实可以,以前没发现,做的板子,正片不大面积铺铜的,一直用的Z-copy,没用split plane
Z-copy命令不错,可以生成新属性的shape。
感觉allegro一个任务都可以好几种方法达成,具体哪一个好,试过之后才知道

可以把route keepin删除,再做一遍,看看是不是就不出outline了?

之前那种要的就是有Route Keepin _All 才不会出去,只是我在那里设置勾选了。

确实有几种方法,只要自己觉得哪种行就好。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top