微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 8片DDR3,由于尺寸限制,只能这样布局,那么DDR3该怎么出线

8片DDR3,由于尺寸限制,只能这样布局,那么DDR3该怎么出线

时间:10-02 整理:3721RD 点击:

大家好,谁有这样布局走线的经验,请指导一下,或者给个参考图,让我参考一下,谢谢!
左边四个是一组,右边四个是一组。


大哥,正反面吧,各4片!

没弄过这个样子的  一般都是一排4个 不过 DDR3的菊花链比较无敌 ,   个人感觉你这个可以把所有内存旋转90度   然后大体走线就成了竖直方向的    走线就会顺很多    不过具体从哪边绕  看你主芯片的地址线和数据线位置关系了  

这样可以的。


哇!这样走T 还是走菊花链啊?

厉害,第一次看到这种拓扑结构

我了个去。查了下地址线。原来是二片之间走的是T型的。


可以给我发一下你这部分走线吗?邮箱596134315@qq.com,谢谢啊

看那个走线 还有端接电阻,很明显亮亮之间是T型的  不是菊花

可以给我发一下你这部分走线吗?

最好 先确定 数据处理方式 再决定拓扑结构 由拓扑结构决定布局布线 如果是要实现SODIMM等内存模组 DDR3使用FLYBY 用时序延迟换取更好的信号质量

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top