微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > SDRAM布线问题

SDRAM布线问题

时间：10-02 整理：3721RD 点击：

小弟正在画FPGA+SDRAM板，现在做约束规则设置，有哪位前辈说一下，布线规范指导呀? 地址总线长度线间距时钟线与数据线相对长度，阻抗控制，以及组间的长度匹配应设置在多少为宜?

上一篇：电源层分割是如何做到的
下一篇：求教：allegro添加logo（两天了未解决！）

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top