微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导线压到了非金属化孔,但是cadence16.5没有报错

导线压到了非金属化孔,但是cadence16.5没有报错

时间:10-02 整理:3721RD 点击:
导线压到了非金属化孔,但是cadence16.5没有报错,被制板厂查出来了,大家碰到过这种情况没有,我记得应该会报错的,难道是软件的bug?




这个是hole到导线的距离,DRC该项默认是关闭的

谢谢,,确实默认到hole的drc都是关闭的,

感谢

请问大侠:这个在哪里看呀?我用的16.6,好像默认是8mil。请贴个图看看,先谢谢了!

constraint manager---analysis---analysis mode---space mode--- hole to line


哦!谢谢!

DRC未打开

要养成在这种孔上画个禁布区就不会出现这种问题了,就算没有打开那个规则也会有别的DRC出现

大吓人了,还有这种情况出现,学习了,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top