微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 封装出问题

封装出问题

时间:10-02 整理:3721RD 点击:

这个事我直接导入别人的封装,都是连好的。他这样报错  

   我看错事那根线过孔没有信号连接关系,但是我这是封装自带的,怎么样修改这个过孔的属性,让线与过孔的属性一样。

你提问这么敷衍了事,没有人能回答你的!

這是 fan out 的資料 , 蠻正常的 , 屬於 same net spacing 的constraint 的控制.

谢谢

他说的不对你谢他干嘛....


应该是过孔的网络属性没有过来

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top