微波EDA网,见证研发工程师的成长! 2025楠烇拷04閺堬拷13閺冿拷 閺勭喐婀�閺冿拷
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分对内等长设置

差分对内等长设置

时间:10-02 整理:3721RD 点击:
ALLEGRO 16.3, 一组差分对同时在另一个等长组内,布线时怎么让他同时显示两组等长数据?
目前在对DDR3布线,差分对两根线本身有等长约束,差分对所在的数据组内也有等长约束,不同数据组也有等长约束,相当于三组等长集中在一起了,但是布线的时候只显示一个RDLY提示框,根本不知道是哪一组的,怎么让他分开显示每一组的等长情况?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top