微波EDA网,见证研发工程师的成长! 2025濡ょ姷鍎戦幏锟�04闂佸搫鐗為幏锟�07闂佸搫鍠涢幏锟� 闂佸搫瀚崰鎰耿閿燂拷婵炴垶鎸撮崑锟�
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问铺铜时候!铜皮包铜皮这样好吗?

请问铺铜时候!铜皮包铜皮这样好吗?

时间:10-02 整理:3721RD 点击:
各位高手!请问铺铜时候!铜皮包铜皮这样好吗?为什么?


闂佸憡姊绘慨鎯归崶銊р枖闁跨噦鎷�...

我也想知道,没人回答吗?求解。

是啊!木人回答啊....

不是很好,但是影响也不大,如果中间那块铜皮是接地,那就更没问题了

这样子电源不就形成了一个回路了吗?

大铜箔没有关系

http://www.eda365.com/thread-80946-1-1.html   忽然看到这个,可以琢磨下

非常感谢!学习了

我在想中间那块铜跟边上的铜怎么连接

都是电源啊!

都是电源,那中间那块通过什么部分跟旁边的部分连接啊,难道通过芯片内部?

是外部供电!


闂佸憡姊绘慨鎯归崶銊р枖闁跨噦鎷�...

只要电源间距够就行,没什么问题。

可以考虑在两个铜之间放电容,来增加电流的通路,应该会好点

嗯 谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top