微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 修改约束,电源网络全部延迟

修改约束,电源网络全部延迟

时间:10-02 整理:3721RD 点击:
给一对差分线添加约束,结果似乎所有的电源网络都跟着起反应,等了好久。有人遇到过么,是哪里设置有问题?



约束变了 DRC就会实时更新    更新肯定会卡一下了     至于多卡 还是要看你板子 以及电脑的配置了   没法的事,  当然 你可以选择关了DRC,但目前应该没人做这种事情吧   
PS  反正我的电脑就是因为大点的PCB时候卡到爆了  才换的  3470 +650显卡   基本没问题 很流畅

正常现象,更新所有drc,不过电源地网络更新较慢,所以你眼睛只看到是电源地吧,如果是大板子,修改设置时可以关闭drc,改完再打开呗,不然真的会卡好久

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top